Perturbation par une particule isolée

Une perturbation par une particule isolée se produisit le 7 octobre 2008 dans les calculateurs de vol de cet Airbus A330 lors du vol 72 Qantas. Il est soupçonné qu’une PPI provoqua un déséquilibre de l'avion qui provoqua presque son écrasement après que les ordinateurs aient subi plusieurs dysfonctionnements. [1]

Des perturbations par une particule isolée furent décrites pour la première fois lors d'essais nucléaires en surface, de 1954 à 1957, lorsque de nombreuses anomalies furent observées dans les équipements de surveillance électronique. D'autres problèmes furent observés dans de l'électronique spatiale au cours des années 1960, bien qu'il ait été difficile de séparer les défaillances de logiciels des autres formes d'interférences. En 1972, un satellite Hughes connut une PPI lorsque la communication avec le satellite fut perdue pendant 96 secondes, puis retrouvée. Les scientifiques, les Dr Edward C. Smith, Al Holman et le Dr Dan Binder expliquèrent l'anomalie comme une perturbation par une particule isolée et publièrent le premier article sur les PPI en 1973 dans le journal IEEE Transactions on Nuclear Science. En 1978, le premier rapport décrivant des erreurs logicielles dues aux particules alpha fut fait par Timothy C. May et M.H. Woods. En 1979, James Ziegler de la société IBM, avec W. Lanford de l'université Yale, décrivit pour la première fois le mécanisme par lequel un rayon cosmique au niveau de la mer pouvait provoquer une perturbation par une particule isolée dans un équipement électronique.

Les PPI terrestres surviennent en raison de la collision de particules cosmiques avec des atomes dans l'atmosphère, créant des cascades ou des douches de neutrons et de protons, qui à leur tour peuvent interagir avec les circuits électroniques. Dans les géométries submicroniques profondes, cela affecte les dispositifs semi-conducteurs dans l'atmosphère.

Dans l'espace, des particules ionisantes de haute énergie font partie du fond naturel, appelées rayons cosmiques galactiques. Les éruptions de particules solaires et de protons de haute énergie piégés dans la magnétosphère terrestre (ceinture de Van Allen) aggravent ce problème. Les hautes énergies associées au phénomène dans l'environnement des particules spatiales rendent généralement le blindage accru des engins spatiaux inutile vis-à-vis de l'élimination des PPI et des phénomènes catastrophiques à événement unique (par exemple, un déclenchement parasite destructif). Les neutrons atmosphériques secondaires générés par les rayons cosmiques peuvent également avoir une énergie suffisamment élevée pour produire des PPI dans l'électronique lors du vol des avions au-dessus des pôles ou à haute altitude. Des traces d'éléments radioactifs dans les encapsulations de puces peuvent provoquer également à des PPI.

La sensibilité d'un dispositif à une PPI peut être estimée empiriquement en plaçant un dispositif de test dans un flux de particules dans un cyclotron ou un autre accélérateur de particules. Cette méthodologie d’essai particulière est particulièrement utile pour prédire le taux d'erreur d’un programme informatique dans les environnements spatiaux connus, mais peut être problématique pour estimer le taux d'erreur d’un logiciel sur terre soumis à des neutrons. Dans ce cas, un grand nombre de pièces doivent être évaluées, éventuellement à différentes altitudes, pour trouver le taux réel de perturbations.

Une autre façon d'estimer empiriquement la tolérance aux PPI consiste à utiliser une chambre protégée contre les radiations, avec une source de rayonnement connue, comme le césium 137.

Lors de l’essai de résistance des microprocesseurs aux PPI, le logiciel utilisé pour faire fonctionner l'appareil doit également être évalué pour déterminer quelles sections de l'appareil sont touchées lorsque des PPI se produisent.

Par définition, les PPI ne détruisent pas les circuits impliqués, mais ils peuvent provoquer des erreurs. Dans les microprocesseurs spatiaux, l'une des parties les plus vulnérables est souvent les mémoires cache de 1er et 2ème niveau, car celles-ci doivent être très petites et avoir une vitesse très élevée, ce qui signifie qu'elles ne tiennent pas beaucoup de charge.[2] Souvent, ces caches sont désactivés si les conceptions terrestres sont configurées pour survivre aux PPI. Un autre point de vulnérabilité est la machine d'état dans la commande du microprocesseur, en raison du risque d'entrer dans des états "morts" (sans sortie), cependant, ces circuits doivent piloter l'ensemble du processeur, de sorte qu'ils ont des transistors relativement grands pour fournir des courants relativement importants et ne sont pas aussi vulnérables qu'on pourrait le penser. Un autre composant vulnérable de processeur est la RAM. Pour assurer la résilience aux PPI, une mémoire à code correcteur d'erreurs est souvent utilisée, ainsi que des circuits pour lire périodiquement (conduisant à une correction) ou nettoyer (si la lecture ne conduit pas à une correction) la mémoire d'erreurs, avant que les erreurs ne submergent les circuits de correction d'erreurs.[2]

Dans les circuits numériques et analogiques, un seul événement peut provoquer la propagation d'une ou plusieurs impulsions de tension (c'est-à-dire des parasites) à travers le circuit, auquel cas il est appelé transitoire à événement unique (TEU). Etant donné que propagation de l'impulsion n'est pas techniquement un changement d '"état" comme dans une mémoire soumis à un PPI, il faut différencier TEU et PPI. Cependant si un TEU se propage à travers des circuits numériques et entraîne une valeur incorrecte dans une unité logique séquentielle, il est alors considéré comme une PPI.

Des problèmes matériels peuvent également survenir pour des raisons connexes. Dans certaines circonstances (de la conception des circuits, des processus de conception et des propriétés des particules), un thyristor "parasite" inhérent aux conceptions CMOS peut être activé, pouvant provoquer un court-circuit apparent entre l'alimentation et la masse. Cette condition est appelée verrouillage, et en l'absence de mise en place de contre-mesures lors de construction, détruit souvent l'appareil en raison de l'emballement thermique.

La plupart des fabricants mettent en œuvre des conceptions pour empêcher le verrouillage et testent leurs produits pour s'assurer que le verrouillage ne se produit pas à cause d’impacts de particules atmosphériques. Afin d'empêcher le verrouillage dans l'espace, des substrats épitaxiaux, du silicium sur isolant (SOI) ou du silicium sur saphir (SOS) sont souvent utilisés pour réduire ou éliminer davantage la sensibilité à ce phénomène.

Lors des élections de 2003 dans la municipalité de Bruxelles à Schaerbeek (Belgique), un nombre anormal d’enregistrement de votes a déclenché une enquête qui a conclu qu'une PPI était responsable de donner du fait qu’un candidat avait eu 4 096 voix supplémentaires.[3]

• Durcissement (électronique)
• Rayonnement cosmique
• Distance de Hamming
• Bit de parité
• Code de Gray
• Code de Libaw-Craig (de) / Code de Johnson (de)
• Compteur de Johnson (en)

Generalité sur les PPI

• T.C. May and M.H. Woods, IEEE Trans Electron Devices ED-26, 2 (1979)
• www.seutest.com - Soft-error testing resources to support the JEDEC JESD89A test protocol.
• J. F. Ziegler and W. A. Lanford, "Effect of Cosmic Rays on Computer Memories", Science, 206, 776 (1979)
• Ziegler, et al. IBM Journal of Research and Development. Vol. 40, 1 (1996).
• NASA Introduction to SEU from Goddard Space Flight Center Radiation Effects Facility
• NASA/Smithsonian abstract search.
• "Estimating Rates of Single-Event Upsets", J. Zoutendyk, NASA Tech Brief, Vol. 12, No. 10, item #152, Nov. 1988.
• Boeing Radiation Effects Laboratory, focussed on Avionics
• A Memory Soft Error Measurement on Production Systems, 2007 USENIX Annual Technical Conference, pp. 275-280
• A Highly Reliable SEU Hardened Latch and High Performance SEU Hardened Flip-Flop, International Symposium on Quality Electronic Design (ISQED), California, USA, March 19--21, 2012

PPI dans les équipements logiques programmables

• "Single-Event Upsets: Should I Worry?" Xilinx Corp.
• "Virtex-4: Soft Errors Reduced by Nearly Half!" A. Lesea, Xilinx TecXclusive, 6 May 2005.
• Single Event Upsets Altera Corp.
• Evaluation of LSI Soft Errors Induced by Terrestrial Cosmic rays and Alpha Particles - H. Kobayashi, K. Shiraishi, H. Tsuchiya, H. Usuki (all of Sony), and Y. Nagai, K. Takahisa (Osaka University), 2001.
• SEU-Induced Persistent Error Propagation in FPGAs K. Morgan (Brigham Young University), Aug. 2006.
• Microsemi neutron immune FPGA technology.

PPI dans les microprocesseurs

• Elder, J.H.; Osborn, J.; Kolasinski, W. A.; "A method for characterizing a microprocessor's vulnerability to SEU", IEEE Transactions on Nuclear Science, Dec 1988 v 35 n 6.
• SEU Characterization of Digital Circuits Using Weighted Test Programs
• Analysis of Application Behavior During Fault Injection
• Flight Linux Project

Thèses doctorales sur les PPI

• R. Islam, High-speed Energy-efficient Soft Error Tolerant Flip-flops, Concordia University (M. A. Sc. Thesis), 2011 (lire en ligne)
• T. Z. Fullem, Radiation detection using single event upsets in memory chips, Binghamton University (M. S. Thesis), 2006, 298 p. (ISBN 978-0-542-78484-2)
• C. L. Howe, Radiation-induced energy deposition and single event upset error rates in scaled microelectronic structures, Vanderbilt University (M. S. Thesis), 2005 (lire en ligne)
• J. A. Thompson, Design, Construction and Programming of a Microcontroller-Based Testbench Suitable for Radiation Testing of Microelectronic Circuits, Naval Postgraduate School (M. S. Thesis), 1997 (lire en ligne)
• D. R. Roth, The role of charge collection in the single event upset, Clemson University (M. S. Thesis), 1991
• A. G. Costantine, An Advanced Single Event Upset Tester, Rensselaer Polytechnic Institute (Ph. D Thesis), 1990

• (en) Cet article est partiellement ou en totalité issu de l’article de Wikipédia en anglais intitulé « Single-event upset » (voir la liste des auteurs).

• Portail de l’électricité et de l’électronique