SystemVerilog
SystemVerilog est un langage de description et de vérification de matériel basé sur Verilog.
Cet article est issu de Wikipedia. Le texte est sous licence Creative Commons - Attribution - Partage dans les Mêmes. Des conditions supplémentaires peuvent s'appliquer aux fichiers multimédias.